سوال در مورد constraint file

[shayanmelody]

سلام خدمت همه دوستان و اساتید.
وقتی که میخوام یکی از پایه های CPLD رو به پورتی که تو برنامه اینطور تعریف کردم a:in std_logic اختصاص بدم،توی constraint file اینطور مینویسم : net "a" loc=Px" که x یکی از I/O های تراشه است.اما اگه پورت را اینجوری تعریف کنیم :a:in std_logic_vector(7 downto 0 ،اونوقت باید تو costraint file چی بنویسم ؟
ممنون میشم اگه زودتر جواب بدید.

[shayanmelody]

پاسخ : سوال در مورد constraint file

دوستان من منتظرم ، خواهش میکنم زودتر جواب بدید.

[spman]

پاسخ : سوال در مورد constraint file

اینطوری :

NET "a[0]" LOC = P45;
NET "a[1]" LOC = P42;
NET "a[2]" LOC = P43;
NET "a[3]" LOC = P39;
NET "a[4]" LOC = P40;
NET "a[5]" LOC = P36;
NET "a[6]" LOC = P37;
NET "a[7]" LOC = P34;

البته پیشنهاد می کنم تو نرم افزار planahead کل پورت رو بکشی تو یه قسمتی از پکیج. اینطوری راحتره...

[shayanmelody]

پاسخ : سوال در مورد constraint file


ممنون از جوابت . کلی سر این قضیه گیر کرده بودم و کارم پیشرفت نداشت !
اون نرم افزاری که گفتی،میشه توش برنامه VHDL هم نوشت ؟ کلا چه ویژگی های دیگه داره ؟یعنی به جای ISE از این نرم افزار استفاده کنم ؟
شرمنده اگه زیاد سوال پرسیدم،چون تو این زمینه تازه واردم.
با تشکر،همیشه موفق باشی.

[spman]

پاسخ : سوال در مورد constraint file

خیالت راحت. منم تازه کارم!!

planahead یکی از نرم افزارهای جانبی ISE . (من از ISE 11 استفاده می کنم)

تو ISE قسمت user constraint چندتا گزینه داره که میشه constraint ها رو اعمال کرد. چندتاشون planahead رو باز میکنه که میشه رو pin ها و سیگنال هاشون کار کرد...

[shayanmelody]

پاسخ : سوال در مورد constraint file

سلام.بازم ممنون.
نسخه نرم افزارت 11 هست ؟!؟!؟! :eek:
مال من 6.2 هستش ! :rolleyes:
لینک دانلود واسه نسخه جدیدش نداری لطف کنی ؟ من هر کاری کردم نتونستم تو سایتش عضو شوم و دانلود کنم.اگه داری بدی خیلی لطف میکنی.