اطلاعیه

Collapse
No announcement yet.

طراحی دزدگیر باfpga

Collapse
X
 
  • فیلتر
  • زمان
  • Show
Clear All
new posts

    #16
    پاسخ : طراحی دزدگیر باfpga

    من با ise رسمش کردم,و جای کلید و خروجی ها input و output گذاشتم,بعد شبیه سازیش کردم و شکل موج خروجیشو بررسی کردم
    ولی استادمون انگار این روش و قبول نداره

    دیدگاه


      #17
      پاسخ : طراحی دزدگیر باfpga

      نوشته اصلی توسط r2d
      من با ise رسمش کردم,و جای کلید و خروجی ها input و output گذاشتم,بعد شبیه سازیش کردم و شکل موج خروجیشو بررسی کردم
      ولی استادمون انگار این روش و قبول نداره
      یعنی منظورش اینکه عملی درست کنید یه با یه نرم افزار دیگه تحلیل کنید؟

      دیدگاه


        #18
        پاسخ : طراحی دزدگیر باfpga

        عملی نمیخواد
        میگه با یکی از نرم افزارای fpgaطراحیش کن
        و تاکید برای داره ورودی خروجیش کلید و LED بذارم

        راستی من همون مدار خودمو دوباره با پروتئوس اجراش کردم درست کار میکرد (دفعه قبل که جواب نمیداد احتمالا به خاطر این بوده که کلید reset فعال بوده)

        دیدگاه


          #19
          پاسخ : طراحی دزدگیر باfpga

          یعنی ise نرم افزارهای fpga نیست؟
          احتمالا شما بهش شماتیک دادین قبول نکرده . اگه کد vhdl همون فایل کارتون رو راه میندازه بگید بنویسم

          دیدگاه


            #20
            پاسخ : طراحی دزدگیر باfpga

            چرا ISE که هست
            خیلی ممنون اگه میشه شما راهنماییم کنید که خودم کدش و بنویسم چون من اصلا نمیدونم باید از کجا شروع کنم
            یعنی تازه دارم کدنویسی های ساده با vhdl رو یاد میگیرم

            دیدگاه


              #21
              پاسخ : طراحی دزدگیر باfpga

              کد:
              library IEEE;
              use IEEE.STD_LOGIC_1164.ALL;
              
              
              entity test is
                Port ( SENSOR_SW    : in STD_LOGIC;
                    ENABLE_SW    : in STD_LOGIC;
                    RESET      : in STD_LOGIC;
                    LED_SENSOR_SW  : out STD_LOGIC;
                    LED_ENABLE_SW  : out STD_LOGIC;
                    SPEAKER     : out STD_LOGIC);
              end test;
              
              architecture Behavioral of test is
              	SIGNAL TEMP :STD_LOGIC;
              begin
              
              	LED_SENSOR_SW <= SENSOR_SW;
              	LED_ENABLE_SW <= ENABLE_SW;
              
              	TEMP <= SENSOR_SW AND ENABLE_SW;
              
              	PROCESS(TEMP,RESET)
              	BEGIN
              
              		IF RESET='0' THEN
              			SPEAKER<='1';
              		ELSIF RISING_EDGE (TEMP) THEN
              			SPEAKER<='0';
              		END IF;
              
              	END PROCESS;
              
              
              end Behavioral;

              دیدگاه


                #22
                پاسخ : طراحی دزدگیر باfpga

                واقعا ممنون :wow:
                من فکر میکردم باید تمام عناصری که تو محیط شماتیک ازشون استفاده کردم رو تو برنامه بیارم

                دیدگاه


                  #23
                  پاسخ : طراحی دزدگیر باfpga

                  اگه بخوام به ورودی یه تاخیر مثلا 2 دقیقه ای بدم تا فرصت برای خارج شدن از خانه وجود داشته باشه چه کار باید کنم

                  دیدگاه


                    #24
                    پاسخ : طراحی دزدگیر باfpga

                    نوشته اصلی توسط r2d
                    اگه بخوام به ورودی یه تاخیر مثلا 2 دقیقه ای بدم تا فرصت برای خارج شدن از خانه وجود داشته باشه چه کار باید کنم
                    تو fpga از دستورات wait و delay و ... خبری نیست .البته تو شبیه سازی میتونید از این دستورات استفاده کنید ولی تو عمل نه
                    برای حل این مشکل باید یه کانتر تعریف بشه که با کلاک شروع به شمارش بکنه.

                    دیدگاه


                      #25
                      پاسخ : طراحی دزدگیر باfpga

                      ما تو ARM برای تاخیر از حلقه تکرار استفاده میکنیم
                      تعداد سیکل هایی که برای هر بار تکرار حلقه صرف میشه به دست میاریم
                      فرکانس میکرو رو به دست میاریم

                      بعد با یه کم محاسبه میتونیم تعداد تکرار حلقه رو مشخص کنیم

                      دیدگاه


                        #26
                        پاسخ : طراحی دزدگیر باfpga

                        برای حل این مشکل باید یه کانتر تعریف بشه که با کلاک شروع به شمارش بکنه.
                        میشه یه خورده بیشتر توضیح بدید
                        (متاسفانه من خیلی با کانتر ها اشنایی ندارم :sad

                        دیدگاه


                          #27
                          پاسخ : طراحی دزدگیر باfpga

                          فرض کنیم یه منبع کلاک 50MHZ به یکی از پایه ها وصل باشه و بخوایم تو یه پایه فرکانس 1 هرتز رو ایجاد کنیم.
                          کد:
                          library IEEE;
                          use IEEE.STD_LOGIC_1164.ALL;
                          
                          
                          entity TEST is
                            Port ( CLK_50_MHz : in STD_LOGIC;
                                ONE_SEC : out STD_LOGIC);
                          end TEST;
                          
                          architecture Behavioral of TEST is
                          
                          begin
                          
                          PROCESS (CLK_50_MHz)
                          	VARIABLE CNT  : integer range 0 to 50000000;
                          BEGIN
                          
                          	IF RISING_EDGE(CLK_50_MHz) THEN
                          
                          		CNT:=CNT+1;	
                          		
                          		CASE CNT is
                          		
                          			WHEN 25000000 => ONE_SEC <= '0';
                          			
                          			WHEN 50000000 => ONE_SEC <= '1'; CNT:=0;
                          			
                          			WHEN others => NULL ;
                          			
                          		END CASE;	
                          
                          	END IF;
                          
                          END PROCESS;
                          
                          end Behavioral;
                          بسته به مقدار تاخیری که میخواین داشته باشین و میزان فرکانس اولیه باید مقدار شمارنده رو کم و زیاد بکنید. مثلا برای 2 دقیقه و فرکانس کلاک 20MHZ باید یه کانتر تعریف کنید که بتونه تا 2.4E9 رو بشماره (یه کانتر 32 بیتی)

                          دیدگاه


                            #28
                            پاسخ : طراحی دزدگیر باfpga

                            ببخشید میشه بگید تو همون مدار پروتئوس که فرستادید اگه بخوام کانتر اضافه کنم باید از چه ایسی استفاده کنم و ورودی های ای سی و چی بدم

                            دیدگاه


                              #29
                              پاسخ : طراحی دزدگیر باfpga

                              دیدگاه


                                #30
                                پاسخ : طراحی دزدگیر باfpga

                                بازم ممنون ولی میشه بگید یعنی باید مدارم اینجوری بشه؟
                                http://uplod.ir/wox17e9jeumj/dozdgir.DSN.htm
                                این که همیشه خروجیش 0 است
                                پس sw1 رو چه جوری تاثیر بدم
                                میشه لطفا یه کم بیشتر توضیح بدید
                                من چیزی نفهمیدم

                                دیدگاه

                                لطفا صبر کنید...
                                X