پیاده سازی و شبیه سازی الگوریتم ضرب Booth با زبانهای VHDLآ‌ و Verilogآ‌ با ISE 9.2

[محمد نحوی]

[color=blue]دوستان سلام.
ضرب کننده های سریع دو دویی برای پردازنده ها یه مسئله حیاتی هست، مشکل هم اینه که هر ردیف که ضرب میشه باید کری رو تا آخر دنبال کنه و انتقال کری از جمع کننده اول تا جمع کننده آخر تاخیر زیادی رو ایجاد میکنه، روش هایی مثل Booth و یا Wallce Tree باعث افزایش سرعت و سرعت انتقال کری در جمع کننده ها میشن.
این پروژه، پروژه درس VLSI هست. برنامه به دو زبان VHDL و Verilog برای ضرب کننده Booth نوشته شده، برنامه VHDL یه مفصل تر کد نویسی شده ولی کد Verilog ساده تر نوشته شده و قابل فهم تر هست.
در این پروژه توضیحات مختصری هم در مورد الگوریتم های ضرب مثل Wallce Tree و Booth نوشته شده.
لینک دانلود

http://dlc.eca.ir/index.php?act=view&id=135

[ahmaduse]

پاسخ : پیاده سازی و شبیه سازی الگوریتم ضرب Booth با زبانهای VHDLآ و Verilogآ با ISE 9.2

آقا میشه لینک رو اصلاح کنی ؟
لینک خرابه

[ya_montazar]

پاسخ : پیاده سازی و شبیه سازی الگوریتم ضرب Booth با زبانهای VHDLآ و Verilogآ با ISE 9.2

من خودم بهش احتیاج داشتم که از یه جایی دیگه پیدا کردم. گذاشتم شاید مشکل دوست دیگه ای هم با بنده مشترک باشه :biggrin:
http://mim-shin-shahid.persiangig.com/fpga/piade_sazi_algorithme_Booth.pdf/download