سلام دوستان،
ممنون میشم راهنمایی کنید من رو.
این اولین پروژه VHDL منه که در کنار کارم دارم سعیآ میآکنم تمامش کنم.. ولیآ متاسفانه خوب پیش نرفتم.. :cry:
هدفم اینه که یک سری بیت (مثلا ۳۲ بیت) رو بفرستم به کابل و بعد با اون بیتهأی که دریافت میآکنم مقایسه کنم.. (BER)
اول فکر میآکردم باید از فایفو استفاده کنم یا از تکنیک ایآ مثلCRC .. وقت گذشتم رو اینا .. ولیآ الان متوجه شدم اصلا نیازی به اینآها نیست..
و یک شیفت رجیستر با طول متغیر کافیه
تا جائیآ که من متوجه شدم.. کافیه که latency کابل رو محاسبه کرد و بعد مقایسه بین بیتهای فرستاده شده و دریافت شده ..
ولیآ نمیدونم چطور این انجام میآشه..
مرحله به مرحله چطور باید پیش برم؟
به نظرتون باید از oversampling استفاده کنم؟
ممنون میشم راهنمایی کنید من رو.
این اولین پروژه VHDL منه که در کنار کارم دارم سعیآ میآکنم تمامش کنم.. ولیآ متاسفانه خوب پیش نرفتم.. :cry:
هدفم اینه که یک سری بیت (مثلا ۳۲ بیت) رو بفرستم به کابل و بعد با اون بیتهأی که دریافت میآکنم مقایسه کنم.. (BER)
اول فکر میآکردم باید از فایفو استفاده کنم یا از تکنیک ایآ مثلCRC .. وقت گذشتم رو اینا .. ولیآ الان متوجه شدم اصلا نیازی به اینآها نیست..

تا جائیآ که من متوجه شدم.. کافیه که latency کابل رو محاسبه کرد و بعد مقایسه بین بیتهای فرستاده شده و دریافت شده ..
ولیآ نمیدونم چطور این انجام میآشه..
مرحله به مرحله چطور باید پیش برم؟
به نظرتون باید از oversampling استفاده کنم؟
دیدگاه