مدار منطقی افزایش پهنای یک پالس در FPGA

[Blue Ice]

سلام خدمت دوستان عزیز
خسته نباشید

برای پیاده سازی یک طرح در FPGA نیاز به مداری منطقی دارم که با دادن پالس به ورودی آن پهنای پالس را افزایش دهد
منظور از پهنای پالس این است که زمان 1 بودن را افزایش دهم مثلا از 250ps به 550ps افزایش دهم
مقالات زیادی خوندم که با روش هایی مثل Delay Line ها میشه با ایجاد تاخیر این کارو کرد اما میخواستم نظر دوستان را هم جویا شوم
ممنون از نظرات شما ...