پاسخ : [آموزش] فیلمآهای آموزش AVR
1- در بخش 27 یک فیلتر RC پائین گذر در خروجی پورت قرار داده شده و سینوسی در دو سر خازن ظاهر می شود. اما خروجی pwm پورت بصورت پالس است.
2- طراحی مدار ADC به گونه ای است که در صورت افزایش فرکانس کلاک از یک حد مشخص، نمی تواند حداکثر دقت را در خروجی ظاهر کند و Resolution نتیجه خروجی ADC دارای دقت 10 بیت نخواهد بود.
3- در خانواده AVR، حداقل زمان اجرای دستورالعمل ها برابر یک سیکل کلاک است. بنابراین ذکر فرکانس کلاک برابر با حداکثر Instructions per second است و از این جهت معادل هستند.
نوشته اصلی توسط aLi.Mec87
2- طراحی مدار ADC به گونه ای است که در صورت افزایش فرکانس کلاک از یک حد مشخص، نمی تواند حداکثر دقت را در خروجی ظاهر کند و Resolution نتیجه خروجی ADC دارای دقت 10 بیت نخواهد بود.
3- در خانواده AVR، حداقل زمان اجرای دستورالعمل ها برابر یک سیکل کلاک است. بنابراین ذکر فرکانس کلاک برابر با حداکثر Instructions per second است و از این جهت معادل هستند.
دیدگاه